mcu存储需求（mcu存储器是什么意思）

发布时间：2023-05-15

阅读量：301

本文目录一览：

1、单片机内部主要储存资源是什么
2、MCU简介及详细资料
3、MCU STM32F303VCT6 RAM的容量？
4、超高频_基于nRF9E5的有源超高频RFID系统设计
5、单片机高速数据存储设计，要求存储速度达到10MB/S，存储数据达到2G，怎么实现？
6、单片机存储寿命

单片机内部主要储存资源是什么

单片机内部主要储存资源扰此唯是程序存储器（如多缓培少K*位数），RAM（多少字节），还有的带EEPROM（多少字节）。扒没

mcu存储需求（mcu存储器是什么意思）

MCU简介及详细资料

发展历渗液史

单片机出现的历史并不长，但发展十分迅猛。它的产生与发展和微处理器的产生与发展大体同步，自1971年美国Intel公司首先推出4位微处理器以来，它的发展到目前为止大致可分为5个阶段。下面以Intel公司的单片机发展为代表加以介绍。

1971-1976

单片机发展的初级阶段。 1971年11月Intel公司首先设计出集成度为2000只电晶体/片的4位微处理器Intel 4004, 并配有RAM、 ROM和移位暂存器, 构成了第一台MCS-4微处理器, 而后又推出了8位微处理器Intel 8008, 以及其它各公司相继推出的8位微处理器。

1976-1980

低性能单片机阶段。以1976年Intel公司推出的MCS-48系列为代表, 采用将8位CPU、 8位并行I/O接口、8位定时/计数器、RAM和ROM等集成于一块半导体晶片上的单片结构, 虽然其定址范围有限(不大于4 KB), 也没有串列I/O, RAM、 ROM容量小, 中断系统也较简单, 但功能可满足一般工业控制和智慧型化仪器、仪表等的需要。

1980-1983

高性能单片机阶段。这一阶段推出的高性能8位单片机普遍带有串列口, 有多级中断处理系统, 多个16位定时器/计数器。片内RAM、 ROM的容量加大，且定址范围可达64 KB，个别片内还带有A/D转换接口。

1983-80年代末

16位单片机阶段。 1983年Intel公司又推出了高性能的16位单片机MCS-96系列, 由于其采用了最新的制造工艺, 使晶片集成度高达12万只电晶体/片。

1990年代

单片机在集成度、功能、速度、可靠性、套用领域等全方位向更高水平发展。

按照单片机的特点，单片机的套用分为单机套用与多机套用。在一个套用系统中，只使用一片单片机称为单机套用。单片机的单机套用的范围包括:

(1) 测控系统。用单片机可以构成各种不太复杂的工业控制系统、自适应控制系统、数据采集系统等, 达到测量与控制的目的。

(2) 智慧型仪表。用单片机改造原有的测量、誉宽控制仪表, 促进仪表向数位化、智慧型化、多功能化、综合化、柔性化方向发展。

(3) 机电一体化产品。单片机与传统的机械产品相结合, 使传统机械产品结构简化, 控制智慧型化。

(4) 智慧型接口。在计算机控制系统, 特别是在较大型的工业测、控系统中, 用单片机进行接口的控制与管理, 加之单片机与主机的并行工作, 大大提高了系统的运行速度。

(5) 智慧型民用产品。如在家用电器、玩具、游戏机、声像设备、电子秤、收银机、办公设备、厨房设备等许多产品中, 单片机控制器的引入, 不仅使产品的功能大大增强, 性能得到提高, 而且获得了良好的使用效果。

单片机的多机套用系统可分为功能集散系统、并行多机处理及局部网路系统。

(1) 功能集散系统。多功能集散系统是为了满足工程系统多种外围功能的要求而设定的多机系统。

(2) 并行多机控制系统。并行多机控制系统主要解决工程套用系统的快速性问题, 以便构成大型实时工程套用系统。

(3) 局部网路系统。

单片机按套用范围又可分成通用型和专用型。专用型是针对某种特定产品而设计的，例如用于体温计的单片机、用于洗衣机的单片机等等。在通用型的单片庆喊亮机中，又可按字长分为4位、8位、16/32位，虽然计算机的微处理器现在几乎是32/64位的天下，8位、16位的微处理器已趋于萎缩，但单片机情况却不同，8位单片机成本低，价格廉，便于开发，其性能能满足大部分的需要，只有在航天、汽车、机器人等高技术领域，需要高速处理大量数据时，才需要选用16/32位，而在一般工业领域，8位通用型单片机，仍然是目前套用最广的单片机。

到目前为止，中国的单片机套用和嵌入式系统开发走过了二十余年的历程，随着嵌入式系统逐渐深入社会生活各个方面，单片机课程的教学也有从传统的8位处理器平台向32位高级RISC处理器平台转变的趋势，但8位机依然难以被取代。国民经济建设、军事及家用电器等各个领域，尤其是手机、汽车自动导航设备、PDA、智慧型玩具、智慧型家电、医疗设备等行业都是国内急需单片机人才的行业。行业高端目前有超过10余万名从事单片机开发套用的工程师，但面对嵌入式系统工业化的潮流和我国大力推动建设"嵌入式软体工厂"的机遇，我国的嵌入式产品要溶入国际市场，形成产业，则必将急需大批单片机套用型人才，这为高职类学生从事这类高技术行业提供了巨大机会。

主要分类

按用途分类:

通用型:将可开发的资源(ROM、RAM、I/O、 EPROM)等全部提供给用户。

专用型:其硬体及指令是按照某种特定用途而设计，例如录音机机芯控制器、印表机控制器、电机控制器等。

按其基本操作处理的数据位数分类:

根据汇流排或数据暂存器的宽度，单片机又分为1位、4位、8位、16位、32位甚至64位单片机。4位MCU大部份套用在计算器、车用仪表、车用防盗装置、呼叫器、无线电话、CD播放器、LCD驱动控制器、LCD游戏机、儿童玩具、磅秤、充电器、胎压计、温湿度计、遥控器及傻瓜相机等;8位MCU大部份套用在电表、马达控制器、电动玩具机、变频式冷气机、呼叫器、传真机、来电辨识器(CallerID)、电话录音机、CRT显示器、键盘及USB等;8位、16位单片机主要用于一般的控制领域，一般不使用作业系统， 16位MCU大部份套用在行动电话、数字相机及摄录放影机等;32位MCU大部份套用在Modem、GPS、PDA、HPC、STB、Hub、Bridge、Router、工作站、ISDN电话、雷射印表机与彩色传真机; 32位用于网路操作、多媒体处理等复杂处理的场合，一般要使用嵌入式作业系统。64位MCU大部份套用在高阶工作站、多媒体互动系统、高级电视游乐器(如SEGA的Dreamcast及Nintendo的GameBoy)及高级终端机等。

8位MCU工作频率在16~50MHz之间，强调简单效能、低成本套用，在目前MCU市场总值仍有一定地位，而不少MCU业者也持续为8bit MCU开发频率调节的节能设计，以因应绿色时代的产品开发需求。

16位MCU，则以16位运算、16/24位定址能力及频率在24~100MHz为主流规格，部分16bit MCU额外提供32位加/减/乘/除的特殊指令。由于32bit MCU出现并持续降价及8bit MCU简单耐用又便宜的低价优势下，夹在中间的16bit MCU市场不断被挤压，成为出货比例中最低的产品。

32位MCU可说是MCU市场主流，单颗报价在1.5~4美元之间，工作频率大多在100~350MHz之间，执行效能更佳，套用类型也相当多元。但32位MCU会因为运算元与记忆体长度的增加，相同功能的程式代码长度较8/16bit MCU增加30~40%，这导致内嵌OTP/FlashROM记忆体容量不能太小，而晶片对外脚位数量暴增，进一步局限32bit MCU的成本缩减能力。

内嵌程式存储器类型

下面以51单片机为例(MCS-51系列MCU是我国使用最多的单片机)，根据其内部存储器的类型不同可以分为以下几个基本型:

1.无ROM型 :8031

2.ROM型:8051

3.EPROM型:8751

4.EEPROM 型:8951

5.增强型:8032/8052/8752/8952/C8051F

MCU按其存储器类型可分为无片内ROM型和带片内ROM型两种。对于无片内ROM型的晶片，必须外接EPROM才能套用(典型晶片为8031)。带片内ROM型的晶片又分为片内EPROM型(典型晶片为87C51)、MASK片内掩模ROM型(典型晶片为8051)、片内FLASH型(典型晶片为89C51)等类型，一些公司还推出带有片内一次性可程式ROM(One Time Programming, OTP)的晶片(典型晶片为97C51)。MASKROM的MCU价格便宜，但程式在出厂时已经固化，适合程式固定不变的套用场合;FLASH ROM的MCU程式可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的套用场合或做开发用途;OTPROM的MCU价格介于前两者之间，同时又拥有一次性可程式能力，适合既要求一定灵活性，又要求低成本的套用场合，尤其是功能不断翻新、需要迅速量产的电子产品。

由于MCU强调是最大密集度与最小晶片面积，以有限的程式代码达成控制功能，因此当今MCU多半使用内建的MaskROM、OTP ROM、EEPROM或Flash记忆体来储存韧体码，MCU内建Flash记忆体容量从低阶4~64KB到最高阶512KB~2MB不等。

存储器结构

MCU根据其存储器结构可分为哈佛(Harvard)结构和冯▪诺依曼(Von Neumann)结构。现在的单片机绝大多数都是基于冯·诺伊曼结构的，这种结构清楚地定义了嵌入式系统所必需的四个基本部分:一个中央处理器核心，程式存储器(唯读存储器或者快闪记忆体)、数据存储器(随机存储器)、一个或者更多的定时/计时器，还有用来与外围设备以及扩展资源进行通信的输入/输出连线埠，所有这些都被集成在单个积体电路晶片上。

指令结构

MCU根据指令结构又可分为CISC(Complex Instruction Set Computer,复杂指令集计算机)和RISC(Reduced Instruction Set Comuter,精简指令集计算机微控制器)

技术原理

MCU同温度感测器之间通过I2C汇流排连线。I2C汇流排占用2条MCU输入输出口线，二者之间的通信完全依靠软体完成。温度感测器的地址可以通过2根地址引脚设定，这使得一根I2C汇流排上可以同时连线8个这样的感测器。本方案中，感测器的7位地址已经设定为1001000。MCU需要访问感测器时，先要发出一个8位的暂存器指针，然后再发出感测器的地址(7位地址，低位是WR信号)。感测器中有3个暂存器可供MCU使用，8位暂存器指针就是用来确定MCU究竟要使用哪个暂存器的。本方案中，主程式会不断更新感测器的配置暂存器，这会使感测器工作于单步模式，每更新一次就会测量一次温度。

要读取感测器测量值暂存器的内容，MCU必须首先传送感测器地址和暂存器指针。MCU发出一个启动信号，接着发出感测器地址，然后将RD/WR管脚设为高电平，就可以读取测量值暂存器。

为了读出感测器测量值暂存器中的16位数据，MCU必须与感测器进行两次8位数据通信。当感测器上电工作时，默认的测量精度为9位，分辨力为0.5 C/LSB(量程为-128.5 C至128.5 C)。本方案采用默认测量精度，根据需要，可以重新设定感测器，将测量精度提高到12位。如果只要求作一般的温度指示，比如自动调温器，那么分辨力达到1 C就可以满足要求了。这种情况下，感测器的低8位数据可以忽略，只用高8位数据就可以达到分辨力1 C的设计要求。由于读取暂存器时是按先高8位后低8位的顺序，所以低8位数据既可以读，也可以不读。唯读取高8位数据的好处有二，第一是可以缩短MCU和感测器的工作时间，降低功耗;第二是不影响分辨力指标。

MCU读取感测器的测量值后，接下来就要进行换算并将结果显示在LCD上。整个处理过程包括:判断显示结果的正负号，进行二进制码到BCD码的转换，将数据传到LCD的相关暂存器中。

数据处理完毕并显示结果之后，MCU会向感测器发出一个单步指令。单步指令会让感测器启动一次温度测试，然后自动进入等待模式，直到模数转换完毕。MCU发出单步指令后，就进入LPM3模式，这时MCU系统时钟继续工作，产生定时中断唤醒CPU。定时的长短可以通过编程调整，以便适应具体套用的需要。

主要区别

在20世纪最值得人们称道的成就中，就有积体电路和电子计算机的发展。20世纪70年代出现的微型计算机，在科学技术界引起了影响深远的变革。在70年代中期，微型计算机家族中又分裂出一个小小的派系--单片机。随着4位单片机出现之后，又推出了8位的单片机。MCS48系列，特别是MCS51系列单片机的出现，确立了单片机作为微控制器(MCU)的地位，引起了微型计算机领域新的变革。在当今世界上，微处理器(MPU)和微控制器(MCU)形成了各具特色的两个分支。它们互相区别，但又互相融合、互相促进。与微处理器(MPU)以运算性能和速度为特征的飞速发展不同，微控制器(MCU)则是以其控制功能的不断完善为发展标志的。

CPU(Central Processing Unit，中央处理器)发展出来三个分枝，一个是DSP(Digital Signal Processing/Processor，数位讯号处理)，另外两个是MCU(Micro Control Unit，微控制器单元)和MPU(Micro Processor Unit，微处理器单元)。

MCU集成了片上外围器件;MPU不带外围器件(例如存储器阵列)，是高度集成的通用结构的处理器，是去除了集成外设的MCU;DSP运算能力强，擅长很多的重复数据运算，而MCU则适合不同信息源的多种数据的处理诊断和运算，侧重于控制，速度并不如DSP。MCU区别于DSP的最大特点在于它的通用性，反应在指令集和定址模式中。DSP与MCU的结合是DSC，它终将取代这两种晶片。

1.对密集的乘法运算的支持

GPP不是设计来做密集乘法任务的，即使是一些现代的GPP，也要求多个指令周期来做一次乘法。而DSP处理器使用专门的硬体来实现单周期乘法。DSP处理器还增加了累加器暂存器来处理多个乘积的和。累加器暂存器通常比其他暂存器宽，增加称为结果bits的额外bits来避免溢出。同时，为了充分体现专门的乘法-累加硬体的好处，几乎所有的DSP的指令集都包含有显式的MAC指令。

2. 存储器结构

传统上，GPP使用冯.诺依曼存储器结构。这种结构中，只有一个存储器空间通过一组汇流排(一个地址汇流排和一个数据汇流排)连线到处理器核。通常，做一次乘法会发生4次存储器访问，用掉至少四个指令周期。

大多数DSP采用了哈佛结构，将存储器空间划分成两个，分别存储程式和数据。它们有两组汇流排连线到处理器核，允许同时对它们进行访问。这种安排将处理器存储器的频宽加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP得以实现单周期的MAC指令。

典型的高性能GPP实际上已包含两个片内高速快取，一个是数据，一个是指令，它们直接连线到处理器核，以加快运行时的访问速度。从物理上说，这种片内的双存储器和汇流排的结构几乎与哈佛结构的一样了。然而从逻辑上说，两者还是有重要的区别。

GPP使用控制逻辑来决定哪些数据和指令字存储在片内的高速快取里，其程式设计师并不加以指定(也可能根本不知道)。与此相反，DSP使用多个片内存储器和多组汇流排来保证每个指令周期记忆体储器的多次访问。在使用DSP时，程式设计师要明确地控制哪些数据和指令要存储在片记忆体储器中。程式设计师在写程式时，必须保证处理器能够有效地使用其双汇流排。

此外，DSP处理器几乎都不具备数据高速快取。这是因为DSP的典型数据是数据流。也就是说，DSP处理器对每个数据样本做计算后，就丢弃了，几乎不再重复使用。

3.零开销循环

如果了解到DSP算法的一个共同的特点，即大多数的处理时间是花在执行较小的循环上，也就容易理解，为什么大多数的DSP都有专门的硬体，用于零开销循环。所谓零开销循环是指处理器在执行循环时，不用花时间去检查循环计数器的值、条件转移到循环的顶部、将循环计数器减1。

与此相反，GPP的循环使用软体来实现。某些高性能的GPP使用转移预报硬体，几乎达到与硬体支持的零开销循环同样的效果。

4.定点计算

大多数DSP使用定点计算，而不是使用浮点。虽然DSP的套用必须十分注意数字的精确，用浮点来做应该容易的多，但是对DSP来说，廉价也是非常重要的。定点机器比起相应的浮点机器来要便宜(而且更快)。为了不使用浮点机器而又保证数字的准确，DSP处理器在指令集和硬体方面都支持饱和计算、舍入和移位。

5.专门的定址方式

DSP处理器往往都支持专门的定址模式，它们对通常的信号处理操作和算法是很有用的。例如，模组(循环)定址(对实现数字滤波器延时线很有用)、位倒序定址(对FFT很有用)。这些非常专门的定址模式在GPP中是不常使用的，只有用软体来实现。

6.执行时间的预测

大多数的DSP套用(如蜂窝电话和数据机)都是严格的实时套用，所有的处理必须在指定的时间内完成。这就要求程式设计师准确地确定每个样本需要多少处理时间，或者，至少要知道，在最坏的情况下，需要多少时间。如果打算用低成本的GPP去完成实时信号处理的任务，执行时间的预测大概不会成为什么问题，应为低成本GPP具有相对直接的结构，比较容易预测执行时间。然而，大多数实时DSP套用所要求的处理能力是低成本GPP所不能提供的。这时候，DSP对高性能GPP的优势在于，即便是使用了高速快取的DSP，哪些指令会放进去也是由程式设计师(而不是处理器)来决定的，因此很容易判断指令是从高速快取还是从存储器中读取。DSP一般不使用动态特性，如转移预测和推理执行等。因此，由一段给定的代码来预测所要求的执行时间是完全直截了当的。从而使程式设计师得以确定晶片的性能限制。

7.定点DSP指令集

定点DSP指令集是按两个目标来设计的:使处理器能够在每个指令周期内完成多个操作，从而提高每个指令周期的计算效率。将存贮DSP程式的存储器空间减到最小(由于存储器对整个系统的成本影响甚大，该问题在对成本敏感的DSP套用中尤为重要)。为了实现这些目标，DSP处理器的指令集通常都允许程式设计师在一个指令内说明若干个并行的操作。例如，在一条指令包含了MAC操作，即同时的一个或两个数据移动。在典型的例子里，一条指令就包含了计算FIR滤波器的一节所需要的所有操作。这种高效率付出的代价是，其指令集既不直观，也不容易使用(与GPP的指令集相比)。 GPP的程式通常并不在意处理器的指令集是否容易使用，因为他们一般使用象C或C++等高级语言。而对于DSP的程式设计师来说，不幸的是主要的DSP应用程式都是用汇编语言写的(至少部分是汇编语言最佳化的)。这里有两个理由:首先，大多数广泛使用的高级语言，例如C，并不适合于描述典型的DSP算法。其次， DSP结构的复杂性，如多存储器空间、多汇流排、不规则的指令集、高度专门化的硬体等，使得难于为其编写高效率的编译器。即便用编译器将C原始码编译成为DSP的汇编代码，最佳化的任务仍然很重。典型的DSP套用都具有大量计算的要求，并有严格的开销限制，使得程式的最佳化必不可少(至少是对程式的最关键部分)。因此，考虑选用DSP的一个关键因素是，是否存在足够的能够较好地适应DSP处理器指令集的程式设计师。

8.开发工具的要求

因为DSP套用要求高度最佳化的代码，大多数DSP厂商都提供一些开发工具，以帮助程式设计师完成其最佳化工作。例如，大多数厂商都提供处理器的仿真工具，以准确地仿真每个指令周期内处理器的活动。无论对于确保实时操作还是代码的最佳化，这些都是很有用的工具。 GPP厂商通常并不提供这样的工具，主要是因为GPP程式设计师通常并不需要详细到这一层的信息。GPP缺乏精确到指令周期的仿真工具，是DSP套用开发者所面临的的大问题:由于几乎不可能预测高性能GPP对于给定任务所需要的周期数，从而无法说明如何去改善代码的性能。

套用大会

MCU技术创新与嵌入式套用大会是伴随着高交会电子展一起开展的一个有关MCU技术的交流套用论坛。由深圳市创意时代会展有限公司承办，内容上安排通常是上午由国内专业人士对mcu知识和创新套用进行演讲，下午论坛，自由畅谈交流技术及行业趋势等。

第四届

时间: 2012年8月21日

地点: 深圳会展中心

MCU STM32F303VCT6 RAM的容量？

你樱数察好，STM32F303VCT6 的RAM大小为40K x 8，是一款脊茄32位单核微控制器芯片，封装为100-LQFP，表面贴装型。

程序存储容量：256KB（256K x 8）

RAM 大小：40K x 8

电压 - 供电 (Vcc/Vdd)：2V ~ 3.6V

工作温度：-40°C ~ 85°C（毕弊TA）

超高频_基于nRF9E5的有源超高频RFID系统设计

解放军电子工程学院　焦传海将nRF9E5 UHF多段射频收发芯片应用于有源超高频(UHF)射频识别(RFID)系统中，给出了射频收发电路原理图和读写器设计框图及软件配，系统tOT作频率为433MHz

射频识别(Radio F requencyIdentification，RFID)技术是一种利用无线射频通信实现的非接触式自动识别技术，与目前广泛采用的条形码技术相比，RFID具有容量大、识别距离远、穿透能力强、抗污性强等特点。

RFID技术已经发展得比较成熟并获得了大规模商用，但超高频RFID技术相对滞后。本文分析了射频芯片nRF9E5的功能特性，并将其用于REID系统中，设计了一套有源超高频(UHF)RFID系统。

射频芯片的选取

目前，发展较为成熟的RFID系统主要是125kHz和13．56MHz系统，相应的RFID专用芯片也较多，主要有TI公司的S6700系列，NXP公司的MIFARE系列等。然而，用于UHFRFID的专用芯片却很少，TI公司和NXP公司虽然宣称已经量产符合Gen2的RFID芯片，但由于各种因素，还没能真正大量投入使用。再者，为了满足用户对远识别距离的要求，一般需使用有源UHF RFID系统，而目前有源UHF RFID专用芯片更是难觅其踪。所以，需要寻找一款适合超高频RFID且易于开发的低成本射频芯片，来设计有源UHF RFID系和弯桐统。

随着集成电路产业的发展，8051内核已经被集成到各种片上系统(SoC)中，这些SoC具有更多的功能、更快的速度、更小的体积和功耗，同时可以继续使用8051MCU几十年来积累的各种应用软件资源，具有广阔的发展空间。许多国际知名公司，如TI、ATMEL、Chipcon、Nordic等都推出了各种兼容8051内核的新一代短距离无线通信芯片，Chipcon在2006年初被TI公司所收购。通过分析比较发现，Chipcon公司的CCl010和Nordic公司的nRF9E5都可用于UHFRFID系统，而nRF9E5体积更小、成本更低，且具有一些独特的功能。

nRF9E5功闹喊能分析

・结构组成

nRF9E5内嵌805 1兼容微控制器、RF收发器和4通道10位A／D转换器，其功能结构如图1所示。

nRF9E 5的片内微控制器与标准805l兼容，指令时序与标准8051稍有区别。中断控制器支持5个扩展中断源：ADC中断、SPI中断、唤醒中断和两个无线收发中断。此外，还扩展了两个数据指针，使得片外RAM存取数据更为方便。

nRF9E5内置收发器具有与单片射频收发器nRF905相同的功能，可通过片内MCU的并行口或SPI口与微控制器通信。收发器由频率合成器、功率放大器、调制器和接收单元组成。输出功率、频道和其他射频参数可通过对特殊功能寄存器RADIO编程进行控制。在发射模式(TX)下，最小工作电流仅为9mA(输出功率一10dBm)，接收(RX)模式下的工作电流为12．5mA，掉电模式下的工作电流仅为2．5μA。可见，nRF9E5的功耗很低，比较适宜应用到有源RFID系统中，以延长电池寿命。

・载波检测

载波检测是nRF9E5的一大特色功能。在ShockBurst接收方式下，当工作信道内有射频载波出现时，载波检测引脚(CD)被置高。也就是说，当收发器准备发送数据时，它首先进入接收模式并检测所工作的信道是否可以发送数据(信道是否空闲)，这是一种简单的传输前监听协议。载波检测的标准一般比灵敏度低5dB，比如，灵敏度唤坦为－100dBm，载波检测功能探测低至－105dBm的载波。这个特性很好地避免了同一工作频率下不同发射器数据包之间的碰撞，对于解决RFID系统中的碰撞问题很有帮助。

・ShockBurst工作模式

nRF9E5采用N0rdic公司的ShockBurst技术(自动处理前缀、地址和CRC)，实现低速数据输入，高速数据输出，从而降低了系统的平均功耗。在ShockBurst接收模式下，当收到一个有效地址的射频数据包时，地址匹配寄存器(AM)和数据就绪寄存器(DR)通知片内MCU把数据读出。在ShockBurst发送模式下，nRF905自动给要发送的数据加上前缀和CR C校验码。当数据发送完后，数据就绪寄存器(DR)会通知MCU数据已经处理完毕。当系统没有发送和接收任务时，将进入空闲方式。ShockBurst技术降低了MCU存储器需求，同时也缩短了软件开发时间。

有源UHF RFID系统设计

・硬件设计

电子标签和读写器是RFID系统中最重要的硬件组成部分，将nRF9E5芯片应用于有源UHF RFID系统(工作频率为433MHz)中，设计有源电子标签电路和读写器框图。

有源RFID系统中的电子标签是自带电池的，可以主动发送信号，而不像无源标签需要读写器发出的无线电波能量激活才能工作。nRF9E5具有小体积、低功耗、优越的电源管理方式和极少的外围器件等特点，非常适用于有源电子标签中。

图2是有源标签的基本框图，其中电池可采用普通的3V纽扣电池，图3是射频收发电路的原理图，ANTl和ANT2为天线连接引脚，采用PCB环形差分天线，可以进一步减小标签的体积。25320为EEPROM，在nRF9E5上电后，系统根据引导程序，把25320中的程序代码拷贝到nRF9E5的4KB RAM中。晶振工作频率为16MHz，为了得到精确的内部偏置电压，通常在引脚IREF和地之间接一个阻值为22k Q，误差为1％的电阻。

RFID读写器的任务是控制射频模块向标签发射读取信号，并接收标签的应答，对标签的对象标识信息进行解码，将对象标识信息连带标签上其他相关信息传输到主机以供处理。读写器基本结构如图4所示，可以将读写器简化为控制系统和由射频收发器组成的射频模块两个基本的功能块。

控制系统通常采用ASIC组件和微处理器来实现，主要功能有：与应用系统软件进行通信，并执行从应用系统软件发来的动作指令；控制与标签的通信过程；信号的编码与解码；执行防碰撞算法；对读写器和标签之间传送的数据进行加密和解密；进行读写器和标签之间的身份验证。射频模块的主要功能是：产生高频发射能量；对发射信号进行调制，用于将数据传输给标签；接收并解调来自标签的射频信号。

在所设计的系统中，读写器中的射频模块与有源标签中的射频模块电路类本文为全文原貌未安装PDF浏览器用户请先下载安装原版全文似，只是为了更有效地传输射频信号，采用单端连接的50Ω阻抗天线，需要在芯片天线连接引脚和天线之间加一个匹配网络，如图5所示。

控制系统中的微控制器可采用高性能的单片机或ARM处理器，数字处理单元可以采用DSP或FPGA进行设计，而RS-232串口、以太网口是为和PC提供更多的接口选择，这些内容很多文献已做了大量研究，这里不再详述。在本系统中，采用三星的ARM9$3C2440A作为微控制器，将Xilinx Spartan-3E系列FPGA XC3S500E用作数字处理单元。

・通信协议标准

由于读写器与标签之间的通信可能会受到其他数据终端或外界环境的干扰而发生错误，因此，需要通信协议来保证数据传输的可靠性。nRF9E5的协议格式参见表1，其中，前缀就是数据头，设备地址包括读写器地址和标签地址，CRC校验码可选为8位或16位。

目前生产RFID产品的很多公司都采用自己的协议标准，国际上还没有统一的标准。就发展趋势来看，对于超高频(UHF)RFID系统，ISO／IEC 18000-7(针对433MHz有源RFID系统)和EPCglobal Classl Gan2(针对860MHz ～960MHz无源RFID系统)协议标准，有望成为统一的国际标准。本文所设计的RFID系统通信协议依据ISO／IEC 18000-7协议标准。读写器到标签的通信数据格式参见表2，其中用户ID、标签ID和参数为可选项，由命令类型决定是否选用。标签到读写器广播式响应的通信数据格式参见表3。

・软件配置

在整个系统的软件设计中，无线射频数据的传输是最主要的部分。首先要对nRF9E5进行初始化配置，这可以通过设置RF配置寄存器来完成，配置内容包括工作频率、输出功率、自动重发功能、校验码长度等。部分代码如下。

＃define HFREQ_PLL　 0//0=433MHz，1=868／915MHz

#define PA_PWR 3 ／／0=最小功率，…，3＝最大功率

接define CRC_MODE　1//0=8位校验码，1=16位校验码

无线数据发送和接收的流程分别如图6和图7所示。图中TRX_CE为发送和接收使能寄存器位，DR为数据就绪寄存器位，AM为地址匹配寄存器位，AUTO_RETRAN为自动重发寄存器位。ShockBurst工作模式在前文已有介绍。

本系统防碰撞问题尚未完全解决，在实际应用中，需要重点考虑。除前文提到nRF9E5的载波检测功能外，还需要有专门的防碰撞算法。目前，用的较多的方法是ALOHA法和二进制树搜索算法，以及由它们改进发展得到的一系列算法，见参考文献5～7。

结束语

nRF9E5是目前外接元件需求最少的单片RF收发芯片之一，覆盖了国际上通用的ISM频段，具有很多优良的特性，适于构建各种无线数传通信平台，文中将其应用于RFID系统中，设计了一套有源UHF RFID系统，实验测试显示，最大通信距离近100米，有效识别距离超过20米。这只是初步尝试，更多工作需要深入研究，系统实用性有待于进一步验证。

IEEE推出802．16m标准　兼容WiMAX和4G

据美国电气电子工程学会(IEEE)最新公布的802．16无线宽带技术草案文本，该机构目前正在研究一项无线传输新标准――802．16m。据称新标准至少还需一到两年才能出台，IEEE的文件显示，使用该标准后，无线数据传输速率可达1Qb／s。事实上，802．16m是满足速率达1Gb／s的nomadic传输模式或高效强信号模式所必需的条件。

据报道，802．16m标准在快速移动状态下的传输速率可达1 OOMb／8。新标准之所以能达到以上速率，主要归功于MIMO(多输入多输出)技术，802．11g和802．11n标准路由器及接入节点目前已广泛采用MIMO技术。54Mb／s的路由器在采用了MIMO技术之后，理论传输速率可达108Mb／s。

IEEE委员会表示，802．16m标准不属于WiMAX标准，但可以在两标准之间建立一个共享平台。据称802．16m标准还可以兼容未来的4G标准网络，预计4G无线网络两到三年之后会在手机中得到应用。4G技术将以OFDMA标准为基础，到时目前的WCDMA和CDMA2000两项标准将不再使用。而IEEE表示，802．16m标准将兼容OFDMA技术。

802．16m标准将大大提高移动设备的数据传输速率，但IEEE打算首先将该技术应用于军事领域，然后才向民用市场全面推广。IEEE的一份有关802．16m标准的文件显示，应用于军事将有助于推动该项标准早日出炉。

注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。本文为全文原貌未安装PDF浏览器用户请先下载安装原版全文