器件电源到地低阻（电源地端是什么意思）

发布时间：2023-06-22

阅读量：44

本文目录一览：

这种现象；先检查外围电路，一般情况下，电源端对地都设计有一个滤波电容，或电源退偶电容，或设计有电压自举电路。

不正常，需要检查并排除对地绝缘低的故障，才可投入工作。对于500V以下的电器，绝缘电阻不得低于2兆欧，否则视为接地绝缘不良。

在理论一根导线就是一个电感，在一定频率下就存在阻抗，一定频率信号就会在这个阻抗产生压降。降低对地阻抗就可以降低电源的高频噪声。

没有上电的芯片，引脚对地的电阻是不确定的，可能是高阻，也可能是低阻，也可能是某个阻值。从原理上，一个上电的电路去驱动一个没有上电的芯片，可能会烧坏这个芯片，也可能烧坏上电的电路。

电压正不正常啊，cpu对地阻抗是40R，你这个有没有对照过，是不是他以前不是40R，我觉得这个是正常的，我曾经量过PD0的CPU它有一相的的阻抗是1-2R，那是不是它是坏的内，很显然不是。

器件电源到地低阻（电源地端是什么意思）

1、在理论一根导线就是一个电感，在一定频率下就存在阻抗，一定频率信号就会在这个阻抗产生压降。降低对地阻抗就可以降低电源的高频噪声。

2、建议减小R6（原值为5欧姆），比如减小到1，看看有没有效果。

3、结论：电源层和地层紧耦合，可降低电源阻抗。

4、首先来说，电源线阻抗与PCB板材有关（与频率无关）。去耦电容接入是将不同频率的信号短路，等效于降低电源阻抗，实际上降低的是纹波及噪声的输入阻抗（视在阻抗），并不是降低直流电源阻抗。

1、简而言之，低阻抗接地是中性点与地之间接地电阻在1~10欧，高阻抗接地是中性点与地之间接地阻值大于100欧。

2、也就是电阻两端电位相等，地就是0电位，就是低电平。因为CMOS电路输入阻抗很高，输入端通过电阻接地时，所以相当于低电平。CMOS是高阻抗电路，输入端通过电阻接地就是把输入端下拉到低电平，因为这个电阻远小于输入阻抗。

3、中阻接地系统就是目的就是为使零序保护可靠、灵敏地动作。所以当6KV发生单相接地时可以快速地切除故障，而不是象不接地系统一样以牺牲设备寿命为代价维持运行。